Convertitore analogico - digitale SAR 

Confronto con altre architetture di ADC

Di seguito e' affrontato il confronto del convertitore  ADC SAR con altre architetture note mettendo in risalto vantaggi e svantaggi.

SAR - -> Pipeline

Un convertitore di tipo Pipeline utilizza un struttura parallela in cui ogni stadio lavora su uno o pochi bit contemporaneamente.Questo parallelismo incrementa il ma a spese di consumo di potenza e di latenza (latency). La latenza in questo caso e' definita come il tempo che intercorre tra il momento  della acquisizione di un campione il tempo in cui il dato digitale e' prelevabile all'uscita del DAC. Per un ADC a 5 stadi si ha una latenza almeno di 5 cicli  di clock mentre un ADC SAR ha un latenza pari ad un ciclo di clock. Spesso i convertitori  Pipeline hanno blocchi digitali per la correzione di errori per ridurre la specifica di accuratezza degli  ADC  flash utilizzati in ogni stadio. In genere in un  ADC SAR e' richiesto un comparatore con accuratezza pari a quella richiesta per lo stesso ADC. Un ADC Pipeline, inoltre, prende più area di silicio rispetto ad un  SAR equivalente. Inoltre Pipeline con più di 12 bit richiedono strutture di trimming o di calibrazione  come per un SAR.

SAR -- -> Flash

SAR - -> Sigma Delta

Tradizionalmente i convertitori sigma-delta sono utilizzati in applicazioni audio con banda limitata a 22kHz. Recentemente alcuni convertitori sigma delta hanno raggiunto bande dell'ordine di qualche megaherz ( 1 -2 MHz) con 12-16 bit di risoluzione. Questi utilizzano modulatori di elevato ordine ( >4-). Il convertitore SD hanno l' innato vantaggio di non  richiedere trimming o calibrazioni  anche per risoluzioni di 16 -18 bit e di non  richiedere  filtri di anti aliasing visto il sovra-campionamento rilegando alla parte digitale il compito del filtraggio.  Inoltre il sovra-campionamento media il rumore in ingresso. Di contro possiamo dire che il velocità viene sacrificata  per la accuratezza. La necessita di campionare tante volte per (almeno 16 volte o più) produrre un campione finale stabilisce che i circuiti analogici interni al modulatore sigma-delta operano ad un frequenza maggiore della frequenza di conversione. La progettazione del decimatore digitare e' un grande sfida per ridurre consumo e la occupazione di area di silicio. Per i sigma-delta non si aspettano futuri miglioramenti per la banda con valori al massimo di pochi MHz.

Circuiti convertitori SAR

All'interno del sito sono presenti alcuni progetti che utilizzano convertitori di tipo SAR. Di seguito l'elenco dei links a questi progetti:

MONITOR BATTERIA    PWMSAR10ADC

Conclusioni

In conclusione possiamo riassumere i vantaggi del SAR in basso consumo, bassa occupazione di area, alta risoluzione e accuratezza. Le maggiori limitazioni per un SAR sono la bassa frequenza di campionamento e la specifica di accuratezza dei blocchi ( DAC e comparatore ) pari a quella del sistema complessivo.